UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, DECANA DE AMÉRICA)

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

DOCENTE:

Hernan Villafuerte

CURSO:

CIRCUITOS DIGITALES

TEMA:

Primer del Avance Proyecto

INTEGRANTES:

Carrion Rubio Therry

Prieto Portal, Flor Ariana

Terrel Gonzales Jhon

Lima-Perú

2026

1.TÍTULO:

“Diseño e Implementación de un Generador de Patrones de Prueba Pseudoaleatorios (PRBS) Configurable mediante Tabla en ROM y Decodificador.”

2. PLANTEAMIENTO DEL PROBLEMA

En los sistemas de telecomunicaciones modernos, es fundamental medir la tasa de error de bit (BER) para validar la integridad y calidad de un canal de transmisión físico (como enlaces de fibra óptica o radiofrecuencia). Para realizar esta medición, se requieren equipos de prueba que inyecten secuencias de bits con propiedades estadísticas de ruido blanco, conocidas como secuencias PRBS (Pseudo-Random Binary Sequence), operando a altas velocidades.

El problema que aborda este proyecto es el diseño en hardware de un generador PRBS configurable que permita al usuario seleccionar diferentes estándares de prueba (diferentes polinomios o "taps") de manera dinámica. Para lograrlo sin necesidad de reconfigurar el hardware físico, se propone una arquitectura que emplee un decodificador y una memoria ROM para la gestión de las configuraciones del registro de desplazamiento.

3. OBJETIVOS

- **3.1. Objetivo General:** Diseñar e implementar en hardware lógico un generador de secuencias PRBS configurable mediante el uso de un decodificador de direcciones y una memoria ROM, orientado a pruebas de canales de telecomunicaciones.

- **3.2. Objetivos Específicos:**
    1. Implementar la lógica secuencial de un Registro de Desplazamiento con Realimentación Lineal (LFSR) que actúe como núcleo generador.
    2. Diseñar una memoria ROM para almacenar los coeficientes de realimentación (taps) de múltiples estándares PRBS, integrando un decodificador de selección que permita conmutar entre ellos dinámicamente.
    3. Diseñar una Máquina de Estados Finitos (FSM) que controle el flujo de inicialización (carga de semilla) y la etapa de generación continua.
    4. Validar el sistema en hardware físico verificando su funcionamiento mediante la medición de métricas cuantitativas de desempeño.

4. DIAGRAMA DE BLOQUES FUNCIONAL:



Figura 1. Diagrama de bloques arquitectura de PRBS

5. SELECCIÓN JUSTIFICADA DE PLATAFORMA

Se utilizará la placa de desarrollo FPGA DE2-115 (Altera Cyclone IV), programada mediante lenguaje de descripción de hardware (VHDL/Verilog). La justificación técnica de esta elección radica en que un generador de prueba de telecomunicaciones requiere operar de manera concurrente y a altas frecuencias de reloj deterministas para emular las tasas de transmisión reales. Las FPGAs permiten el diseño puro a nivel de transferencia de registros (RTL), lo cual es indispensable para implementar decodificadores de hardware reales y memorias embebidas de alta velocidad, superando las limitaciones de secuencialidad e interrupciones presentes en plataformas basadas en software como Arduino o Raspberry Pi.

6. MÉTRICAS DE RENDIMIENTO A EVALUAR:

Métrica	Descripción	Justificación
Frecuencia máxima de operación (Fmax)	Se determinará la frecuencia límite a la que el sistema puede ser temporizado sin violar los márgenes de *setup* y *hold*.	Los equipos de generación PRBS deben ser capaces de operar a velocidades iguales o superiores a las del canal de telecomunicaciones bajo prueba.
Consumo de recursos lógicos (Área)	Se medirá la cantidad de Elementos Lógicos (LUTs), registros (Flip-Flops) y bits de memoria embebida (BRAM) utilizados por el sistema.	Permite evaluar la eficiencia de la arquitectura de la memoria ROM y el decodificador elegidos respecto a la capacidad total del silicio.
Tasa de bits de generación (Throughput)	Se verificará experimentalmente la velocidad de salida de los datos en hardware físico.	Demuestra la capacidad operativa real del nodo transmisor en un escenario de prueba práctico.

Figura 2. Métricas de rendimiento a evaluar

7. CRONOGRAMA INTERNO DE TRABAJO

- **Semana 7:** Codificación RTL en VHDL/Verilog (LFSR, FSM, ROM y Decodificador).
- **Semana 8:** Simulación funcional completa, elaboración de testbenches y entrega del diseño detallado (E2).
- **Semana 9 y 10:** Asignación de pines, síntesis e implementación inicial en la FPGA DE2-115.
- **Semana 11:** Pruebas en hardware físico, medición de la primera métrica de operación y entrega de prototipo inicial (E3).
- **Semana 12:** Depuración del sistema completo y medición experimental con osciloscopio de todas las métricas restantes.
- **Semana 13:** Consolidación de datos, redacción del borrador del Paper IEEE y entrega de sistema verificado (E4).
- **Semana 14:** Ajustes sugeridos en el paper por parte del docente y grabación del video demostrativo.
- **Semana 15:** Entrega definitiva del Paper IEEE, código fuente y sustentación (E5).

8. REFERENCIAS

B. Sklar, *Digital Communications: Fundamentals and Applications*, 2da ed. Upper Saddle River, NJ, USA: Prentice-Hall, 2001.
https://books.google.com/books?id=c111GQAACAAJ

P. P. Chu, *FPGA Prototyping by VHDL Examples: Altera DE-Series Board Edition*. Hoboken, NJ, USA: John Wiley & Sons, 2011.
https://onlinelibrary.wiley.com/doi/book/10.1002/9781118080644

S. Brown y Z. Vranesic, *Fundamentals of Digital Logic with VHDL Design*, 3ra ed. Nueva York, NY, USA: McGraw-Hill, 2008.
https://books.google.com/books?id=2D9QAAAAMAAJ

S. S. S. Reddy, P. R. Kumar, y T. V. K. HanumanthaRao, "Design and implementation of PRBS generator using LFSR," en *Proc. IEEE Int. Conf. Commun. Signal Process. (ICCSP)*, Melmaruvathur, India, 2015, pp. 1157-1160.**
https://ieeexplore.ieee.org/document/7322687